Lors du stockage et du transport transfrontalier de composants semi-conducteurs, la planéité des plateaux JEDEC (plateaux standard JEDEC) détermine directement la sécurité du stockage et du transport des puces.En tant que support essentiel reliant la fabrication de puces et les applications d'utilisation finale, la déformation de la déformation peut entraîner un déplacement de la puce, des collisions ou même des dommages, causant des pertes incalculables aux clients.
Selon la norme de conception Jedec-Tray-DGuide4-10D, le contrôle de la déformation des plateaux JEDEC de dimensions standard (322.6 135.9 12.19 mm et 322.6 135.9 7.62 mm) devrait généralement être inférieur à 0,8 mm.Les entreprises manufacturières utilisent généralement cette norme comme référence pour la productionIl est largement reconnu que la taille plus petite des plateaux réduit la probabilité que les puces et les modules sortent de leurs cavités/poches, facilitant ainsi un stockage et un transport plus sûrs.Pour maintenir les normes de qualité de l'industrie, Hiner-Pack a lancé un projet dédié à l'optimisation de la feuille de bord du plateau JEDEC, poussant les performances du produit à de nouveaux sommets grâce à des percées technologiques multidimensionnelles.
Comment surmonter les difficultés: définir des normes et des points faibles
Au début du projet, nous avons fixé des objectifs d'optimisation basés sur des normes strictes de l'industrie.la page de déformation des plateaux JEDEC doit être contrôlée à 0.8 mm après cuisson continue à 150°C. Les plateaux pour les copeaux ou composants plus petits exigent une précision et une planéité encore plus élevées.Nous avons identifié trois points de douleur principaux contribuant à la guerre.: déformation thermique causée par des coefficients de dilatation thermique (CTE) incohérents dans les matériaux, une répartition inégale des contraintes pendant le moulage et une symétrie structurelle insuffisante.Ces problèmes sont exacerbés lors des cycles de température dans le stockage à haute température et le transport longue distance, posant des goulets d'étranglement critiques dans le contrôle de la qualité.
Des percées multidimensionnelles: optimisation de la chaîne complète de la conception à la fabrication
1Conception structurelle: atténuation du stress par la symétrie
S'inspirant des principes de conception des substrats IC à haute densité, nous avons appliqué le "principe de symétrie" tout au long du processus de conception du plateau.La distribution de la matrice de rainure a été réoptimisée pour assurer une épaisseur uniforme de la feuille de cuivre et de la résine sur le plateauEn outre, des "îles d'équilibre" ont été ajoutées aux zones non fonctionnelles, en maintenant un ratio de surface de 40% à 60% entre les couches avec des écarts de couches adjacentes n'excédant pas 10%.Utilisation d'outils d'analyse des éléments finis (AFE), nous avons établi des modèles de comportement thermomécanique pour prédire avec précision les tendances de déformation à des températures variables pendant la phase de conception,permettant une optimisation proactive des paramètres pour contrer les risques potentiels de distorsion.
2Contrôle des processus de fabrication: contrôle de précision et surveillance en temps réel
Dans la production, nous avons introduit un processus de " durcissement par étapes ", libérant progressivement les contraintes internes pendant le moulage par un contrôle graduel de la température, remplaçant les méthodes traditionnelles de durcissement ponctuel.L'équipement de presse à couches a été mis à niveau avec une technologie de distribution de pression uniforme pour contrôler avec précision les plages de pression et de températureAfin d'obtenir une fermeture de qualité, nous avons déployé un système de mesure de triangulation laser sans contact pour la surveillance en temps réel des données de déformation de chaque lot.la formation d'un mécanisme de rétroaction d'optimisation du processus de fabrication par l'analyse de l'IA.
Résultats obtenus: amélioration de la qualité et valorisation accrue du client
Grâce à une optimisation itérative continue, la déformation de nos plateaux JEDEC a été contrôlée de manière stable sous 0,3 mm, dépassant de manière significative la limite standard de l'industrie de 0,8 mm.Cette percée a non seulement réduit les taux de défauts de produits de 92%, mais a également satisfait aux exigences d'emballage de haute précision pour les copeaux de taille réelle allant de 33 mm à 22 mm. We will continue to explore the application of cutting-edge materials such as graphene-reinforced substrates and develop embedded active compensation structures to safeguard the quality and safety of the semiconductor supply chain with even greater precision.
Votre message doit contenir entre 20 et 3 000 caractères!